Il existe un type de données qui, une fois filtrées, ne ressemblent pas à un titre tape-à-l’œil, mais dans le monde du matériel, elles agissent comme une pierre dans l’étang. Un petit numéro qui commence à dessiner des vagues. Dans ce cas, que sait-on de Zen6 Il ne s’agit pas d’une fréquence record ou d’un nom commercial, mais de quelque chose de plus « fondamental » : la conception du CCD, le chiplet où vivent les noyaux.
Les informations révélées indiquent que le prochain Zen 6 CCD ferait le grand saut vers 12 cœurs conservant 48 Mo de cache L3. Pour le lecteur qui n’est pas à la hauteur des processeurs, la traduction rapide est la suivante : AMD essaierait de mettre plus de muscle dans chaque pièce du puzzle sans augmenter la taille du cache principal du chiplet. Et cela, dans une architecture basée sur des chipsets, a des implications directes sur les performances, les coûts et, surtout, sur la manière dont les gammes Ryzen et EPYC sont placées sur la carte.
Qu’est-ce que cela signifie pour un CCD de passer de 8 à 12 cœurs ?
Jusqu’à présent, le modèle le plus reconnaissable chez AMD était clair: Un CCD typique regroupe 8 cœurs avec 32 Mo de L3 dans les générations récentes, tandis que le reste du processeur est complété par la matrice d’entrée et de sortie et, si nécessaire, plus de CCD. Cette approche modulaire a été l’un des grands « secrets » du succès de Ryzen et EPYC : fabriquer des chipsets relativement petits et les combiner en fonction du produit final.
Si le passage à 12 cœurs par CCD se confirme comme base dans Zen 6, changer la répartition des pièces. Avec un chipset plus dense, AMD peut construire davantage de processeurs centraux avec moins de chipsets, ou maintenir le nombre total et l’évolutivité encore plus élevés. Concrètement, un ordinateur de bureau Ryzen qui avait auparavant besoin de deux chipsets pour atteindre 16 cœurs, avec une conception de 12 cœurs par chiplet ouvre d’autres combinaisons et laisse plus de place pour segmenter les modèles sans répéter exactement le même schéma génération après génération.
L’impact est encore plus évident sur le serveur. EPYC vit en ajoutant des chiplets comme si quelqu’un empilait des briques, et une brique plus grande signifie que le « mur » final peut être construit avec moins de pièces ou avec plus de hauteur tout en conservant un nombre de chiplets raisonnable. Et là, AMD joue généralement avec deux idées : la densité et l’efficacité.
Le cache L3 reste à 48 Mo et cela en dit aussi long
À première vue, 48 Mo de L3 semblent un chiffre étrange, car il ne s’agit pas des 32 Mo classiques du chiplet à 8 cœurs. Mais cela s’inscrit dans une logique simple : Si vous augmentez les cœurs, vous avez besoin de plus de cache pour alimenter ce bloc sans qu’il passe la journée à aller dans la mémoire principale. Dans Zen 5, par exemple, le CCD standard conserve 32 Mo de L3 pour 8 cœurs, avec des configurations spéciales qui ajoutent du cache supplémentaire grâce à l’empilement.
La clé ici est l’équilibre. Augmenter le cache aide, oui, mais cela prend également de la place sur le silicium et complique la conception. La fuite suggère qu’AMD aurait choisi 48 Mo comme point intermédiaire : plus de cache par chiplet pour accompagner l’augmentation des cœurs, mais sans le rendre si important au point d’affecter les coûts de fabrication ou les performances.
Autrement dit, le Zen 6 miserait sur un chiplet plus « nourri » à l’intérieur, mais toujours de taille raisonnable. Et c’est généralement un indice sur la manière dont AMD souhaite rivaliser en termes de prix et de volumes.
Performances réelles, le genre d’amélioration qui est perceptible sans regarder le compteur FPS
Ce type de changement ne correspond pas à un pic spectaculaire dans un indice de référence spécifique.. Il s’agit de l’amélioration silencieuse qui se faufile dans de nombreux scénarios : compilation, rendu, charges mixtes, multitâche lourd, virtualisation domestique, et aussi jeux, même si là le comportement est plus capricieux.
Plus de cœurs par CCD signifie que, dans les charges multithread, il y a plus de travail effectué « au sein » du même îlot de silicium. Et en gardant L3 relativement large, vous réduisez le risque que ces cœurs gênent ou attendent des données. Ce n’est pas seulement une question de puissance brute, mais aussi de latences, de cohérence et de répartition des threads entre chiplets.
Ce qui peut changer dans la gamme Ryzen et les projets d’AMD
Si le CCD 12 cœurs devient le bloc standard, AMD gagne en flexibilité pour construire des familles très différentes avec la même base. Sur ordinateur de bureau, il pourrait autoriser des modèles monocoques à 12 cœurs ou des configurations à 24 cœurs avec deux chipsets, si le marché l’exige. Dans les ordinateurs portables, l’approche est généralement différente, mais l’idée de densité est toujours tentante lorsqu’on recherche des performances par watt.
Sur le serveur, l’impact est quasiment inévitable: EPYC est en concurrence sur le nombre de cœurs, la bande passante mémoire et l’efficacité. Un chiplet plus dense permet de déplacer la barre sans repenser tout l’écosystème. Et, au niveau industriel, cela permet également d’ajuster la production, car vous réduisez le nombre de chipsets nécessaires par CPU final dans certaines gammes.
Ce qui est intéressant, c’est que cette fuite arrive à un moment où le secteur prend au sérieux l’informatique pour l’IA et avec des charges de travail qui pénalisent sévèrement la mémoire et les latences. Plus de cœurs par chiplet et un L3 plus grand ne résolvent pas tout, mais ils esquissent une stratégie : plus de densité, plus de cohérence interne et une base avec de la place pour les variantes.
