Huawei présente la loi Tau Scaling : des puces équivalentes à 1,4 nm en 2031 sans utiliser de lithographie avancée

Le géant chinois de la technologie Huawei C’était l’une des entreprises les plus touchées par le veto américain et les sanctions ultérieures de nombreux pays occidentaux. L’entreprise est passée des premières positions de vente de smartphones dans le monde à une position secondaire après l’application de mesures de veto, comme l’interdiction d’intégrer les services de Google dans ses terminaux.

Ses liens avec le gouvernement chinois lui ont également valu d’être exclu des infrastructures de réseau de nombreux pays, y compris européens.

Au niveau de la fabrication de puces, les sanctions sont également fortes, avec le veto sur la vente de technologies et de machines de pointe par le principal fabricant, et pour des raisons pratiques uniquement : ASMLde sorte que la Chine ne puisse pas acquérir la capacité nécessaire pour fabriquer des puces avec des processus similaires à ceux utilisés par Intel, TSMC ou Samsung, par exemple.

Le principe de conception de la « loi de Tau Scaling » de Huawei promet des puces équivalentes à 1,4 nanomètre en 2031

Sur ce marché, Huawei est l’un des espoirs du pays asiatique et, lors du Symposium international IEEE ISCAS, l’entreprise a présenté un principe de conception qu’ils ont appelé « Tau Scaling Law », avec lequel ils espèrent réaliser fabriquer des puces équivalentes à 1,4 nanomètre en 2031. Ce procédé serait similaire à celui promis par le procédé TSMC A14 qui, sauf surprise, arrivera en 2028. Même si trois ans peuvent paraître beaucoup sur ce marché concurrentiel, ce serait une étape importante pour Huawei et pour l’industrie chinoise, puisque le fabricant final serait l’entreprise locale SMIC.

Ce processus Huawei « Tau » se concentre sur réduire le temps de propagation des signaux au sein même du silicium, contrairement à l’approche traditionnelle du reste de l’industrie, davantage axée sur la réduction des composants de la puce elle-même. De cette manière, ils promettent d’obtenir les mêmes performances sans avoir à réduire la taille des composants au même niveau, résolvant ainsi le problème de l’accès aux machines nécessaires à cet effet.

Les puces Kirin seront conçues avec ce procédé cette année

Si la technologie semble prometteuse sur le papier, il faudra attendre pour voir quelles performances et fonctionnalités ces puces offrent en réalité. Cependant, ce processus est loin d’être une simple théorie puisque L’entreprise affirme avoir déjà produit 381 types de puces conçues selon ce principe au cours des 6 dernières années.

Un exemple concret sera les prochains processeurs Kirin qui arriveront à l’automne 2026 avec l’architecture LogicFoulding axée sur le raccourcissement des connexions internes de la puce pour augmenter ses performances, réduire les temps de transmission des signaux et appliquer cette philosophie à 100 %.